2x Strix Halo 的 128GB 是 64GB per APU 走 Infinity Fabric over PCIe(类似 NUMA)。不是真正"统一内存",跨 APU 访问延迟比单 APU 高 30-50%。
但 llama.cpp + Strix 的 ROCm 7.0 已经能识别双 APU 拓扑,自动把模型分层——比如 27B 模型一半放 APU1 一半放 APU2,推理时各算各的。
延迟差距:单 APU 27B IQ2_XS = 140 tok/s;2x APU 同模型 = 220 tok/s(不是 2x,因为有限跨 APU 同步开销)。但能装 70B 是单 APU 装不下的——所以"装得下"比"延迟"重要。